摘要：本文詳細分析了傳感器信號調理電路所存在的電磁兼容問題，并且分析了在信號調理電路中存在的各種干擾，給出了抑制干擾的措施。而且還詳細計算了浮地技術對共模噪聲的抑制效果，從而證實了電磁兼容性設計在電路設計中的重要性。
關鍵詞：傳感器信號調理電路電磁兼容干擾

1己I吉
I J I口
傳感器技術、通信技術和計算機技術，被譽為現(xiàn)代信息技術的三大基礎。隨著科學技術的發(fā)展，世界正面臨著一場規(guī)模宏大的新工業(yè)**(信息**)。特別是我國加入w1．{o之后，各行各業(yè)都正經(jīng)歷著深刻的變革，此種形勢下人們對信息資源的需求顯得尤其迫切。而在信息技術領域被譽為“電子技術的五官”的傳感器技術和被稱為“電子技術的腦”的計算機技術，又是信息采集和處理兩個關鍵環(huán)節(jié)的基本技術。
通常，傳感技術中傳感器由敏感元件、傳感元件、和其它輔助件組成，有時也將信號調節(jié)與轉換電路、輔助電源作為傳感器的組成部分。在傳感器測量電路中，經(jīng)常遇到不同類型信號之間的相互轉換問題，以使具有不同輸入、輸出的器件可以聯(lián)用。這就需要信號調理電路來實現(xiàn)這些功能，以抑制噪聲和實現(xiàn)信號的轉換。此電路設計的優(yōu)化程度如何直接關系到傳感器系統(tǒng)的測量精度和穩(wěn)定性等方面。由于傳感器的信號調理電路處理的是比較微弱的信號，電路相對比較復雜，而且還要實行信號的轉換，外界的干擾極易耦合到電路中影響到有用信號，外界極小的騷擾都有可能給輸出結果帶來很大誤差或者是完全錯誤的結果。信號調理電路內部各器件問的干擾也相當嚴重。因此，傳感器的信號調理電路的電磁兼容性問題是傳感器信號調理電路電磁兼容干擾技術的重要組成部分。

2信號調理電路的組成
集成化傳感器信號調理電路的種類繁多，大致可分為兩類：一類是傳感器信號調理器，另一類為傳感器信號處理器(亦稱傳感器信號處理系統(tǒng))。傳感器信號調理器與傳感器信號處理器的主要區(qū)別表現(xiàn)在，前者是以模擬電路為主、數(shù)字電路為輔，后者則以數(shù)字電路為主。
傳感器信號調理器能完成傳感器信號的放大、溫度補償或非線性補償、模／數(shù)轉換等功能。傳感器信號調理器大部分有～D轉換器溫度補償及自動校準電路，輸出為模擬量或數(shù)字量。在傳感器信號調理器中可能用到的器件有：加轉換器、D／A轉換器、放大器、振蕩器、濾波器、運算器、SPI接口、定時器、可編程電橋激勵源與基準電壓源、可調電流源、加法器、緩存器、串行E2PROM接口、二極管、數(shù)字控制器、信號調制器、信號解調器、冰點補償器等。
傳感器信號處理器芯片內部一般都帶高速CPU或微控制器、數(shù)字信號處理器，并且具有串行總線接口，因此其智能化程度更高，更適合配微機，其性能比傳感器信號調理器更先進，使用也更靈活。在傳感器信號處理器中可能用到的器件有：A／D轉換器、D／A轉換器、可編程電流源、系統(tǒng)控制器、放大器、濾波器、振蕩器、定時器、系統(tǒng)總線、運算器、數(shù)據(jù)存儲器、程序計數(shù)器、ROM編譯器、可編程邏輯陣列、“D驅動器、R輸出口及鎖存器、K口鎖存緩沖器，外部E2PROM／夕卜部主處理器接口、多路選擇器、寄存器、控制邏輯、E2PROM、ROM、數(shù)字信號處理器、并行數(shù)據(jù)輸出接口、數(shù)字測試接口、加法器、CPu、SPI串行接口、閃速存儲器、開關矩陣、雙向串行通信接口及寄存器組、時鐘發(fā)生器等。
如圖1所示為由MAXl450所構成的壓力傳感器的信號調理電路。

可見，對于任何一個電磁干擾的形成過程來說，形成電磁干擾的三要素是缺一不可的。這就是說，即使有產生巨大電磁能量的源，未必一定形成電磁干擾效應，只能說它是潛在的干擾源。同樣，對電磁能量比較敏感的設備，也未必一定受干擾，也只能說它是潛在的電磁敏感設備。從電磁兼容的基本原理來說，要想抑制電磁干擾，就必須打破電磁干擾的形成條件。
傳感器信號調理電路電磁兼容干擾，包括電路內部的電磁干擾和來自電路外部的電磁干擾。電磁干擾的抑制技術就是圍繞形成電磁干擾的三要素展開的，根據(jù)具體情況有針對性的采取相應措施，歸納起來就是三條：一是抑制電磁干擾源；二是切斷電磁干擾耦合途徑：三是降低電磁敏感裝置對電磁干擾的敏感性。

3．1抑制干擾源
先確定干擾源的位置，在越靠近干擾源的位置采取措施，抑制效果就越好。抑制干擾的關鍵在如何尋找干擾源。尋找干擾源的一個基本原則是：電流和電壓發(fā)生劇變的地方容易成為電子系統(tǒng)的干擾源。從電子系統(tǒng)中噪聲干擾傳播的幾種主要途徑看，電流變化率大的地方，往往就是電感性耦合噪聲干擾的主要根源；電壓變化率大的地方，往往是電容性耦合噪聲干擾的主要根源；公共阻抗耦合的噪聲干擾也是由劇烈變化的電流在公共阻抗特別是其電感分量上產生的壓降造成的；電磁輻射性噪聲干擾通常也與干擾信號的頻率有關，頻率越高，越有可能成為主要干擾源。如果電流、電壓不變化，即使它們的**值很大，也不會引發(fā)電感性或電容性耦合噪聲和電磁輻射性噪聲，對公共阻抗也只是增加了一個穩(wěn)定的壓降。抑制方法可采用低噪聲電路、瞬態(tài)抑制電路、旋轉裝置抑制電路、穩(wěn)壓電路等。器件的選擇應盡可能采用低噪聲、高頻特性好、穩(wěn)定性高的電子元件。抑制電路中不適當?shù)钠骷x擇可能產生新的干擾源。

3．2切斷電磁干擾耦合途徑
3．2．1濾波
濾波是一種抑制傳導干擾的有效技術。在一定的通頻帶內，濾波器的衰減很小，電流很容易通過；而在通頻帶外，則衰減很大，能有效的抑制傳輸。因此對于不需要的干擾信號，可采用不同形式的濾波器進行抑制。對于供電系統(tǒng)的噪聲耦合，可采用感容或阻容濾波器把信號調理電路與電源阻隔，以消除干擾源與信號調理電路之間的耦合，或抑制噪聲進入信號調理電路。對于脈沖干擾，可采用組合抑制方法。對于放電干擾，可在開關電路端線與信號調理電路之間加電容濾波器來抑制。

3．2．2屏蔽
屏蔽是一種抑制輻射干擾的有效技術。屏蔽抑制的是以場的形式沿空間傳播的干擾，它既可以限制內部輻射的電磁能量泄漏出該內部區(qū)域，又可以防止外來的輻射干擾進入某一區(qū)域。對于靜電場的干擾可采用導電率比較高的良導體作為屏蔽材料且屏蔽體必須良好接地；對于低頻磁場的耦合可采用高導磁率、磁阻小的材料作為屏蔽材料，在垂直于磁力線方向上不應該有開口或留有縫隙，否則會切斷磁力線，使磁阻增大，磁屏蔽效果變差：對于高頻磁場的耦合，可采用電導率高的良導體作為屏蔽材料，屏蔽體是否接地對屏蔽的效果沒有什么影響，這與對電場的屏蔽時屏蔽體必須良好接地不同，但實際中往往也將磁屏蔽盒接地，這樣做的好處是可以同時起到高頻磁屏蔽和電場屏蔽的作用：對于電磁場的屏蔽視頻率的不同而采用不同的屏蔽措施：①頻率較低時，干擾一般發(fā)生在近場，而近場中隨著干擾源特性的不同，電場分量和磁場分量大不相同：低壓大電流干擾源以磁場為主，電場分量可以忽略，這時只考慮磁屏蔽：高壓小電流干擾源則以電場為主，磁場分量可以忽略，這時只考慮電屏蔽。②在高頻時，采用導電率高的良導體作為屏蔽材料。

3．2．3接地與搭接
接地是將一個電路、一個設備或一個系統(tǒng)與大地或可作為電位公共基準的結構物實現(xiàn)接近零電阻連接的一門技術。搭接是將兩個構件低阻抗連接。接地和搭接有兩個主要目的，一個目的是控制EMI，為電噪聲提供流向大地的低阻抗通路，為有用信號提供一個零電位基準。
另一個目的是保護人員和設備的**，防止電源電壓、雷電、靜電對人員、設備的電擊危害。

3．2．4浮地
浮地是阻斷干擾電流的通路。測量系統(tǒng)被浮地以后，明顯地加大了系統(tǒng)的信號放大器公共地線與大地(或外殼)之間的阻抗。因此，浮地能大大減小共模干擾電流。
如圖1所示的傳感器與可編程增益放大器的連接一般有一段距離，外界的電磁場極容易耦合到電纜中形成干擾。由于壓力傳感器傳送過來的信號為低頻信號，為了避免外界電磁場的干擾，須將線纜屏蔽，如果傳感器與放大器分別與機殼相連(見圖2)，則共模干擾源形成的干擾分兩路，一路經(jīng)R5到地，另一路經(jīng)R1進入放大器的輸入端*后也入地，形成地環(huán)流。
盡管黜要比R1小的多，但是共模干擾源的電壓是全部加到R1上面的。由于傳感器檢測的是弱信號這種干擾電壓將會給測量帶來非常不利的影響，為了減弱這種干擾，可以采用的接法如圖3所示：

3．2．5電路技術
平衡電路是指雙線電路中兩根導線與連接到這兩根導線的所有電路對地及其它導線都具有相同的阻抗。其目的在于使這兩根導線所檢拾到的干擾信號相等，這使得干擾信號是一個共態(tài)信號，可在負載上自行消失。另外還可采用其它一些電路技術，例如接點網(wǎng)絡、整形網(wǎng)絡、積分電路和選通電路等。
3．3降低電磁敏感裝置對電磁干擾的敏感性
高輸入阻抗的電路比低輸入阻抗的電路受噪聲干擾的影響大：布局松散的電子裝置比結構緊湊的更容易受外來噪聲干擾；模擬電路比數(shù)字電路的抗干擾能力差等。這些都說明，對于**擾對象來說，存在著對干擾的敏感性問題。在電路中采用選頻措施就是削弱電路對全頻帶噪聲的敏感性：電路中采用負反饋就是削弱電子裝置內部噪聲源的影響的有力措施；其它如對信號傳輸線采用雙絞線，對輸入電路采用對稱結構等措施，都可以削弱電子裝置對噪聲的敏感性。電磁敏感裝置的敏感度體現(xiàn)在兩個方面：一方面人們希望接收裝置靈敏度高，以提高對信號的接收能力；另一方面，靈敏度高受噪聲影響的可能性也就大。因此，應根據(jù)具體情況采用降額設計、網(wǎng)絡鈍化和功能鈍化等也是解決干擾問題的有效辦法。

4印制電路板的抗干擾技術
4．1 PCB板走線的設計
布線時必須對所有信號線進行分類，對控制、數(shù)據(jù)、地址等總線進行區(qū)分，對I／O接口線進行分類。布線時應先布時鐘、敏感信號線，再布高速信號線，在確保此類信號的過孔足夠少，分布參數(shù)特性好以后，*后才能布一般的不重要的信號線。對于元器件的引腳出線，同樣也要仔細分析，確保走線*優(yōu)。布線原則為：輸入輸出端的導線應盡量避免相鄰長距離的平行線(差分線除外)，如果受密度要求的限制，則一定要按3W要求做；印制傳輸線拐彎處一般走圓弧形或135。角，而直角或小角度的夾角在高頻電路中會影響電氣性能；強、弱信號分開；減小布線的回路面積；在信號線間嵌入屏蔽地線；電纜屏蔽層應良好接地；線纜端接匹配。

4．2器件的合理布局
印制電路板是傳感器信號調理電路中器件、信號線、電源線、地線的高密度集合體。印制電路板是信號調理電路的核心部件，器件的配置、布局對信號調理電路的性能有很大的影響。在布局之前，必須確定盡量低的成本下滿足功能的PCB大小。如果PcB尺寸過大，布局時器件分布分散，則傳輸線可能會很長，這樣造成阻抗增加，抗噪聲能力下降，成本也增加。如果器件集中放置，則散熱不好，鄰近走線容易產生耦合串擾。所以必須根據(jù)電路功能單元進行布局，同時考慮到電磁兼容、散熱和接口等因素。通常按照功率的不同而將不同的元件分布在不同的區(qū)域。例如對電源電路甚至可以單獨用一塊板子獨立出來。而易受干擾的器件應該集中布置并加以屏蔽。微處理器等邏輯部件集中布置；熱敏元件要遠離發(fā)熱元件等。器件的布局要綜合考慮各種因素，對可能影響系統(tǒng)可靠性的元件分別予以相應處理，使得印制電路板的器件布置盡量合理。進行整體布局時應遵循一些原則：按照電路信號的流程來安排各功能電路單元，使信號流通保持方向一致：以每個功能電路單元核心元件為中心，別的元件圍繞它進行布局；盡可能縮短高頻元器件之間的連線，設法減小它們的分布參數(shù)；易受干擾的元器件相互間不能太近，輸入輸出元件要遠離；對于電源線、高頻信號線和一般走線之間要防止相互耦合。

5結論
傳感器信號調理電路的組成部分是相當豐富的，既有高速電路，又有低速電路，既有數(shù)字電路又有模擬電路，且各種器件分布在相當小的空間內工作，器件之間的相互干擾非常嚴重，而傳感器的信號調理電路處理的又是弱信號，極易受到外界的干擾，因此其電磁兼容問題是相當嚴重的。在設計電路時應綜合考慮各種引起干擾的因素，采用適當?shù)目垢蓴_技術，使其能穩(wěn)定可靠地工作。